DERWENT-ACC-NO:

2002-198483

DERWENT-WEEK:

200226

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Low resistant gallium nitride group buffer layer

for

field effect transistor, metal semiconductor field

effect

transistor, comprises multiple thin layers of nitride group compound semiconductor containing gallium.

PATENT-ASSIGNEE: FURUKAWA ELECTRIC CO LTD[FURU]

PRIORITY-DATA: 2000JP-0084613 (March 24, 2000)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 2001274376 A October 5, 2001 N/A 005

H01L 029/778

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP2001274376A N/A 2000JP-0084613

March 24, 2000

INT-CL (IPC): C30B029/38, H01L021/203, H01L021/338,

H01L029/778,

H01L029/812, H01L033/00, H01S005/32

ABSTRACTED-PUB-NO: JP2001274376A

BASIC-ABSTRACT:

NOVELTY - A low resistant gallium nitride group buffer layer (2) comprises multiple thin layers (2A-2C) of nitride group III-V group compound semiconductor containing gallium as essential component.

USE - For field effect transistor, metal semiconductor field effect transistor.

ADVANTAGE - GaN group buffer layer of low resistance is offered. High industrial usage is offered. The two dimensional electron gas layer formed on heterojunction boundary surface of compound semiconductor of high purity, is utilized effectively.

DESCRIPTION OF DRAWING(S) - The figure shows sectional view of buffer layer structure.

Buffer layer 2

Thin layers 2A-2C

CHOSEN-DRAWING: Dwg.1/1

TITLE-TERMS: LOW RESISTANCE GALLIUM NITRIDE
GROUP BUFFER LAYER FIELD EFFECT
TRANSISTOR METAL SEMICONDUCTOR FIELD
EFFECT TRANSISTOR COMPRISE

MULTIPLE THIN LAYER NITRIDE GROUP COMPOUND SEMICONDUCTOR CONTAIN GALLIUM

DERWENT-CLASS: L03 U11 U12 V08

CPI-CODES: L04-A02A1A; L04-E01A;

EPI-CODES: U11-C01A1; U11-C18A3; U12-D02B; U12-

D02D2; V08-A04A;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C2002-061344
Non-CPI Secondary Accession Numbers: N2002-150970

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公園番号 特期2001-274376 (P2001 - 274376A)

(43)公開日 平成13年10月5日(2001.10.5)

(51) Int.Cl.	徽別記号		ΡI				7-73-1*(参考)	
H01L	29/778			C30B	29/38		D	4 G 0 7 7
	21/338			H01L	21/203		M	5 F O 4 1
	29/812				33/00		С	5 F O 7 3
C30B	29/38			H01S	5/32			5 F 1 O 2
H01L	21/203			H01L	29/80		H	5 F 1 O 3
			審查請求	未請求請求	求項の数 2	OL	(全 5 頁)	最終質に続く

(21)出願番号

特顏2000-84613(P2000-84613)

(22)出願日

平成12年3月24日(2000.3.24)

(71)出顕人 000005290

古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

(72)発明者 吉田 清輝

東京都千代田区丸の内2丁目6番1号 古

河電気工業株式会社内

(74)代理人 100090022


弁理士 長門 侃二

最終頁に続く

(54) [発明の名称] 低抵抗GaN系級衡層

(57)【要約】

【課題】 低抵抗のGaN系緩衝層を提供する。 【解決手段】 この緩衝層2は、Gaを必須成分として 含む窒化物系III-V族化合物半導体から成る少なくと も2層の薄層をヘテロ接合した層構造、例えばA1Ga N 2A/GaN 2B/AlGaN 2Cになってい て、このヘテロ結合界面に形成される2次元電子ガス層 を積極的に活用しているので低抵抗になっている。



1

【特許請求の範囲】

【請求項1】 Gaを必須成分として含む窒化物系III -V族化合物半導体から成る少なくとも2層の薄層をへ テロ接合した層構造になっていることを特徴とする低抵 抗GaN系緩衝層。

【請求項2】 前記層構造が、AlGaN/GaN/A 1GaN, GaN/AlGaN/GaN, GaN/In GaN/GaN, InGaN/GaN/InGaN, I nAlGaN/GaN/InAlGaN (ただし、In が大きい組成になっている)、GaN/InAlGaN /GaN, AlGaNP/GaNP/AlGaNP, A IGaNAs/GaNAs/AlGaNAs, AlGa NP/InGaNP/AlGaNP, AlGaNAs/ InGaNAs/AlGaNAsのいずれかである請求 項1の低抵抗GaN系緩衝層。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は基板の上にエピタキ シャル成長法で成膜される低抵抗GaN系緩衝層に関 し、更に詳しくは、FETやMESFETのような各種 のGaN系半導体索子の製造時に採用することにより、 当該半導体索子の基板裏面への動作電極の形成を可能に した低抵抗GaN系緩衝層に関する.

[0002]

【従来の技術】例えばGaN系材料でFETを製造する 場合には、基板の上に例えばMOCVD法やMBE法の ようなエピタキシャル成長法で所定の組成を有するGa N系結晶層を順次積層してFET層構造を形成すること が必要である。その場合、GaN系材料と格子定数が一 30 致する基板材料は皆無であるため、異種材料から成る基 板が結晶成長用の基板として用いられている。通常はサ ファイア基板が用いられている。

【0003】しかしながら、このサファイア基板と結晶 成長するGaN結晶との格子不整合率は20%以上であ るため、両者の格子不整合を緩和し、成膜されたGaN 結晶における結晶欠陥を極力少なくすることを目的とし て、サファイア基板の上には、一旦、緩衝層を成膜する ことが行われている。通常、この綏衡層はノンドープの 状態で成膜され、そしてその上に所望する膜厚の n型G 40 aN結晶層をn型活性層として成膜することによりGa N系のFET層構造が形成されることになる。

【0004】上記した緩衝層の成膜に関しては、従来か ら次のような2段階成長法が適用されている。第1の方 法は、通常、MOCVD法により、例えばトリエチルア ルミニウム (TEA) とアンモニア (NH3)を用い、 水索をキャリアガスとして用い、成長温度800℃でサ ファイア基板上に、一旦、厚み5mm程度の極薄なAlN 層を下部緩衝層として成膜し、ついで成長温度を110 O℃に上昇させ、トリメチルガリウム (TMG) とアン 50 N. GaN/AlGaN/GaN. GaN/InGaN

モニア(NH3)を用いて厚膜のノンドープGaN結晶 層を上部緩衝層として前記A 1 N層の上に成膜する方法 である.

【0005】また、第2の方法としては次のような方法 が適用されている。すなわち、MOCVD法により、例 えばTMGとNH3を用い、水素をキャリアガスとして 用い、温度500~600℃の低温下で厚み1~2m程 度の非晶質GaN層を下部緩衝層として成膜し、ついで 温度を1100℃に上昇してエピタキシャル成長を行 AlGaNは、GaNよりもバンドギャップエネルギー 10 い、前記非晶質GaN層の上に厚膜のノンドープGaN 結晶層を上部緩衝層として成膜する方法である。

> 【0006】このようにして成膜された従来のGaN系 緩衝層は、結晶欠陥が多いという問題と、同時に、上部 緩衝層として成膜されている厚膜のノンドープGaN結 **品層が高抵抗であるということに規定されて緩衝層全体** としては高抵抗になっているという問題を有している。 [0007]

【発明が解決しようとする課題】ところで、例えば縦型 のGaN系FETを製造しようとする場合には、基板と 20 して導電性材料から成る基板を用い、製造した素子の上 面と、下面(すなわち基板裏面)にそれぞれ動作電極を 形成することが必要になる。しかしながら、上記の従来 方法で形成したFET構造においては、基板上に位置す る緩衝層が高抵抗になっているため、基板の裏面に動作 電極を形成しても電極動作を示さないことになる。した がって、縦型のGaN系FETを製造しようとする場合 には、緩衝層をノンドープの状態で、かつ低抵抗にする ことが必要になる。

【0008】本発明は、上記した要請に応えることがで き、高純度であると同時に、低低抗であるGaN系緩衝 層の提供を目的とする。

[0009]

【課題を解決するための手段】本発明者は上記した目的 を達成するために研究を重ねる過程で、HEMTの場合 に代表されるように、互いに高純度である化合物半導体 のヘテロ接合界面には2次元電子ガス層が形成され、そ の領域における電子は高い移動度を有するという事実に 着目した。そして、上記したGaN系の綏衡層の場合で も、複数の高純度なGaN系材料を用いてヘテロ接合構 造を形成すれば、互いのヘテロ接合界面には2次元電子 ガス層が形成され、そのことにより、緩衝層を全体とし て低抵抗化することが可能になるとの着想を抱き、その **着想に基づいて更に研究を重ねた結果、上記着想が正当** であることを確認し、本発明を開発するに至った。

【0010】すなわち、本発明の低抵抗GaN緩衝層 は、Gaを必須成分として含む窒化物系III-V族化合 物半導体から成る少なくとも2層の薄層をヘテロ接合し た層構造になっていることを特徴とする。そして、この ような層構造としては、AIGaN/GaN/AIGa

/GaN, InGaN/GaN/InGaN, InAlGaN/GaN/InAlGaN (ただし、InAlGaNは、GaNよりもバンドギャップエネルギーが大きい組成になっている), GaN/InAlGaN/GaN, AlGaNP/GaNP/AlGaNAs/AlGaNAs, AlGaNP/InGaNP/AlGaNAs/InGaNAs/InGaNAs/AlGaNAsのいずれかであることを好適とする。

[0011]

【発明の実施の形態】以下、図面に基づいて本発明の緩 衝層を説明する。図1は、基板1の上に、後述する高純 度な緩衝層2が成膜され、更にその上に、SiドープG a N結晶層のような同じく高純度な緩衡層2が成膜さ れ、更にその上に、SiドープGa N結晶層のような同 じく高純度な n型活性層3が形成された断面構造を示 す。

【0012】ここで、基板1としては、例えばSi,SiC,GaAs,GaP,InPなどの基板のヘテロ接合から成る層構造のような導電性材料から成る基板を用 20 いれば、この材料からは、n型活性層3に上部電極を、基板1の裏面に下部電極をそれぞれ形成することにより、縦型のFETを製造することができる。緩衡層2は、全体として、第1緩衡層2A、第2緩衡層2B、および第3緩衡層2Cから成る3層構造になっていて、各部分緩衡層の接合界面はヘテロ接合界面になっている。【0013】そして、これら緩衡層2A、2B、2Cは、Gaを必須成分として含む窒化物系III-V族化合物半導体で構成されていて、図1の材料の場合、具体的には、第1緩衡層2AはAlGaN(Al:15原子 30%)結晶層、第2緩衡層2BはGaN結晶層、第3緩衡層2CはAlGaN(Al:20原子%)結晶層になっている。

【0014】この緩衝層2の場合、第1緩衝層2Aと第 2級衡層2Bの接合界面における第2級衡層2B側には 2次元電子ガス層g1が形成され、また、第2緩衝層2 Bと第3緩衝層2Cの接合界面における第2緩衝層2B 側にも2次元電子ガス層gzが形成されることになる。 すなわち、2つの接合界面に対応して第2緩衡層2Bの 上下には2つの2次元電子ガス層が形成されている。 【0015】したがって、この第2緩衝層2Bを薄く成 膜することにより、上記した2次元電子ガス層g1,g2 の作用で、当該第2級衡層2Bの上下方向における抵抗 を低めることが可能になる。具体的には、第2級衡層2 Bの厚みを10m以下に設定すれば、上下方向における 導電性を発現せしめることができる。なお、第1級衡層 2Aと第3緩衝層2Cは、いずれも、第2緩衝層2Bと の接合界面に2次元電子ガス層を形成するためにのみ成 膜されるものである。したがって、その材料としては、

4

ーよりも大きいバンドギャップエネルギーを有する組成のものが設定される。そして、これら層2A,2Cの厚みは厚くなくてよく、上記した2次元電子ガス層の形成に必要な厚みであれば充分である。むしろ、層2A,2Cの厚みを厚くすると、緩衝層全体の上下方向における抵抗を高めるようになる。したがって、成膜時に層2A,2Cを平坦面にするということも勘案して30~50m程度に設定すればよい。

【0016】このような作用効果を発揮する緩衝層2の 間構造としては、それを、第1緩衝層2A/第2緩衝層 2B/第3緩衝層3Cで表現した場合、次のような層構 造を好適例としてあげることができる。すなわち、Al GaN/GaN/AlGaN, GaN/AlGaN/G aN, GaN/InGaN/GaN, InGaN/Ga N/InGaN, InAlGaN/GaN/InAlG aN(ただし、InAlGaNは、GaNよりもバンド ギャップエネルギーが大きい組成になっている), Ga N/InAlGaN/GaN, AlGaNP/GaNP /AlGaNP, AlGaNAs/GaNAs/AlG aNAs, AlGaNP/InGaNP/AlGaN P, AlGaNAs/InGaNAs/AlGaNAs のいずれかである。

[0017]

【実施例】実施例1

図1で示した材料をMBE法で次のようにして製造した。 導電性のSi基板1の上に、成長温度750℃で、まず、1原子層のAlを堆積させた。

【0018】ついで、プラズマ化した窒素(3×10⁻⁶ Torr)、金属Ga(5×10⁻⁷Torr)、金属AI(1×10⁻⁷Torr)、および金属Si(1×10⁻⁹Torr)を用い、成長温度800℃で厚み3nmのSi添加AIGaN(AI:15原子%)結晶層を第1緩衡層2Aとして成膜した。この層の表面のストリークパターンを高速電子線回折装置(RHEED)で観察したところ平坦であることが確認された。

【0019】ついで、プラズマ化した窒素(3×10⁻⁶ Torr)、金属Ga(5×10⁻⁷Torr)のみを用いて上記第1級衡層2Aの上に厚み30nmのGaN結晶層を第2級衡層2Bとして成膜した。RHEED観察によればこの層の表面も平坦であった。更に、上記ガス源に金属A1(2×10⁻⁷Torr)を加えてMBE法を行い、上記第2級衡層2Bの上に厚み3nmのA1GaN(A1:20原子%)結晶層を第3級衡層2Cとして成膜した。RHEED観察によればこの層の表面も平坦であった。

【0020】ついで、プラズマ化した窒素(5×10⁻⁵ Torr)と金属Ga(8×10⁻⁷Torr)を用い、n型ドーパントとして金属Si(5×10⁻⁸Torr)を用い、成長温度850℃で上配第3緩衡層2Cの上に厚み30nmのSiドープGaN結晶層をn型活性層3として成膜し

第2級衝層2Bにおける材料のバンドギャップエネルギ 50 た。得られた材料につき、C-V測定を行って、緩衝層

5

のあるヘテロ接合付近のキャリア温度を調べたところ、 級衡層2とn型活性層3との界面におけるキャリア濃度 は3×1018cm3であり、充分に上下方向の導電性を有 することが確認された。このことは、緩衝層に2次元電 子ガス層が形成されていることを根拠づけるものであ る.

【0021】実施例2

MBE法により、導電性のSi基板1の上に成長温度7 00℃で、まず、1原子層のGaを堆積させた。つい (5×10-7Torr)、および金属Si(1×10-9Tor r)を用い、成長温度800℃で厚み3nmのSi添加G aN結晶層を第1緩衝層2Aとして成膜した。この層の 表面のストリークパターンを高速電子線回折装置(RH EED)で観察したところ平坦であることが確認され た.

【0022】ついで、プラズマ化した窒素(3×10-6 Torr)、金属Ga (8×10-7Torr) および金属A 1 (1×10⁻⁷Torr)を用いて上記第1緩衝層2Aの上に 第2緩衝層2Bとして成膜した。RHEED観察によれ ばこの層の表面も平坦であった。ついで、金属AIの供 給を絶ってMBE法を行い、上記第2緩衝層2Bの上に 厚み3nmのGaN結晶層を第3緩衝層2Cとして成膜し た。RHEED観察によればこの層の表面も平坦であっ た。

【0023】そして、プラズマ化した窒素(5×10-6 Torr) と金属Ga (8×10-7Torr) を用い、n型ドー パントとして金属Si (5×10-8Torr)を用い、成長 温度850℃で上記第3緩衝層20の上に厚み30㎜の 30 SiドープGaN結晶層をn型活性層3として成膜し た。得られた材料につき、C-V測定を行って、超衡層 付近のキャリア濃度を調べたところ、緩衝層2と n型活

性層3との界面におけるキャリア濃度は5×1018cm3 であり、充分に上下方向の導電性を有することが確認さ nc.

【0024】なお、上記実施例において、GaN結晶層 の成膜用窒素源としてはラジカル化した窒素やアンモニ アを用いてもよく、Ga源としてはトリメチルガリウム (TMG)やトリエチルガリウム(TEG)などの有機 金属ガスを用い、A1源としてはトリメチルアルミニウ ム (TMA) やトリエチルアルミニウム (TEA) など で、アラズマ化した窒素(3×10⁻⁶Torr)、金属Ga 10 の有機金属ガスを用いてもよく、また、不純物としては Siに代えてシランガスを用いてもよい。

> 【0025】更に、上記実施例では、エピタキシャル成 長法としてMBE法を採用したが、上記した有機金属ガ スを用いたMOCVD法を適用しても同様の結果をえる ことができる。

[0026]

【発明の効果】以上の説明で明らかなように、本発明の 低抵抗GaN系緩衝層は、高純度の化合物半導体のヘテ 口接合界面に形成される2次元電子ガス層を積極的に活 厚み30mのAlGaN(Al:15原子%)結晶層を 20 用したものである。したがって、この緩衝層を用いるこ とにより、縦型のGaN系FETやGaN系MESFE Tの製造が可能となり、その工業的価値は大である。


【図面の簡単な説明】

【図1】本発明の緩衝層を用いた層構造を示す断面図で ある。

【符号の説明】

- 結晶成長用の基板(導電性Si基板) 1
- 2 緩衝層
- 2A 第1緩衝層(AlGaN)
 - 第2緩衝層(GaN) 2 B
 - 2C 第3緩衝層(AlGaN)
 - n型活性層 (SiドープGaN) 3

【図1】



フロントページの統含

(51) Int. C1.7

識別記号

FI

テーマコート'(参考)

HO1L 33/00 H01S 5/32 Fターム(参考) 4G077 AA03 BE11 BE15 BE42 BE45 DA05 DB08 ED06 EF03 EF04 HA06

5F041 AA40 CA34 CA40

5F073 CA07 CA17 CB04 CB07 DA05

DA06

5F102 GB01 GC01 GD01 GJ03 GJ04

GJ05 GJ06 GK08 GQ01 HC01

5F103 AA04 DD01 GG01 HH03 HH04

JJ03 KK01 LL08 RR05